คำศัพท์พื้นฐานสำหรับบรรจุภัณฑ์ขั้นสูง

บรรจุภัณฑ์ขั้นสูงเป็นหนึ่งในไฮไลท์ทางเทคโนโลยีของยุค 'มากกว่ามัวร์'เนื่องจากชิปกลายเป็นเรื่องยากมากขึ้นเรื่อยๆ และมีราคาแพงมากขึ้นในการย่อขนาดในแต่ละโหนดกระบวนการ วิศวกรจึงใส่ชิปหลายตัวลงในแพ็คเกจขั้นสูง เพื่อที่พวกเขาจะได้ไม่ต้องดิ้นรนที่จะย่อขนาดชิปอีกต่อไปบทความนี้จะให้ข้อมูลเบื้องต้นโดยย่อเกี่ยวกับคำศัพท์ทั่วไป 10 คำที่ใช้ในเทคโนโลยีบรรจุภัณฑ์ขั้นสูง

แพ็คเกจ 2.5D

แพ็คเกจ 2.5D เป็นความก้าวหน้าของเทคโนโลยีบรรจุภัณฑ์ IC 2D แบบดั้งเดิม ช่วยให้ใช้เส้นและพื้นที่ได้ละเอียดยิ่งขึ้นในแพ็คเกจ 2.5D ดายเปลือยจะถูกวางซ้อนกันหรือวางเคียงข้างกันที่ด้านบนของชั้นอินเทอร์โพเซอร์ที่มีซิลิคอนผ่านไวแอส (TSV)ชั้นฐานหรือชั้นอินเทอร์โพเซอร์ให้การเชื่อมต่อระหว่างชิป

โดยทั่วไปแล้ว แพ็คเกจ 2.5D จะใช้สำหรับ ASIC, FPGA, GPU และคิวบ์หน่วยความจำระดับไฮเอนด์ในปี 2008 Xilinx แบ่ง FPGA ขนาดใหญ่ออกเป็นชิปขนาดเล็กสี่ชิปที่ให้ผลตอบแทนสูงกว่า และเชื่อมต่อชิปเหล่านี้เข้ากับชั้นซิลิคอนอินเตอร์โพเซอร์แพ็คเกจ 2.5D จึงถือกำเนิดขึ้นและในที่สุดก็ถูกนำมาใช้กันอย่างแพร่หลายสำหรับการรวมโปรเซสเซอร์หน่วยความจำแบนด์วิธสูง (HBM)

แผนผังของแพ็คเกจ 2.5D

บรรจุภัณฑ์สามมิติ

ในแพ็คเกจ 3D IC นั้น Logic Die จะถูกซ้อนกันหรือกับ Storage Die ซึ่งช่วยลดความจำเป็นในการสร้าง System-on-Chips (SoC) ขนาดใหญ่แม่พิมพ์เชื่อมต่อถึงกันด้วยชั้นอินเทอร์โพเซอร์ที่ใช้งานอยู่ ในขณะที่แพ็คเกจ 2.5D IC ใช้การกระแทกที่เป็นสื่อกระแสไฟฟ้าหรือ TSV เพื่อซ้อนส่วนประกอบบนชั้นอินเทอร์โพเซอร์ ส่วนแพ็คเกจ 3D IC จะเชื่อมต่อเวเฟอร์ซิลิคอนหลายชั้นกับส่วนประกอบที่ใช้ TSV

เทคโนโลยี TSV เป็นเทคโนโลยีสำคัญในแพ็คเกจ IC 2.5D และ 3D และอุตสาหกรรมเซมิคอนดักเตอร์ได้ใช้เทคโนโลยี HBM เพื่อผลิตชิป DRAM ในแพ็คเกจ 3D IC

มุมมองภาคตัดขวางของแพ็คเกจ 3 มิติแสดงให้เห็นว่าการเชื่อมต่อระหว่างชิปซิลิคอนในแนวตั้งทำได้ผ่าน TSV ทองแดงที่เป็นโลหะ

ชิปเล็ต

Chiplets เป็นอีกรูปแบบหนึ่งของบรรจุภัณฑ์ 3D IC ที่ช่วยให้สามารถบูรณาการส่วนประกอบ CMOS และที่ไม่ใช่ CMOS ต่างกันได้กล่าวอีกนัยหนึ่ง มันเป็น SoC ที่เล็กกว่าหรือที่เรียกว่า Chiplets แทนที่จะเป็น SoC ขนาดใหญ่ในแพ็คเกจ

การแยก SoC ขนาดใหญ่ออกเป็นชิปขนาดเล็กและเล็กลงจะให้ผลตอบแทนที่สูงกว่าและต้นทุนที่ต่ำกว่าชิปเปลือยตัวเดียวชิปเล็ตช่วยให้นักออกแบบสามารถใช้ประโยชน์จาก IP ที่หลากหลาย โดยไม่ต้องพิจารณาว่าจะใช้โหนดกระบวนการใดและเทคโนโลยีใดที่จะใช้ในการผลิตพวกเขาสามารถใช้วัสดุได้หลากหลาย รวมถึงซิลิคอน แก้ว และลามิเนตเพื่อสร้างชิป

ระบบที่ใช้ Chiplet ประกอบด้วย Chiplets หลายตัวบนเลเยอร์ตัวกลาง

แพ็คเกจพัดออก

ในแพ็คเกจ Fan Out “การเชื่อมต่อ” จะถูกกระจายออกจากพื้นผิวของชิปเพื่อให้ I/O ภายนอกมากขึ้นใช้วัสดุขึ้นรูปอีพ็อกซี่ (EMC) ที่ฝังอยู่ในแม่พิมพ์อย่างสมบูรณ์ ช่วยลดความจำเป็นในกระบวนการต่างๆ เช่น การกระแทกแผ่นเวเฟอร์ การไหล การติดตั้งฟลิปชิป การทำความสะอาด การฉีดพ่นด้านล่าง และการบ่มดังนั้นจึงไม่จำเป็นต้องมีเลเยอร์ตัวกลาง ทำให้การรวมแบบต่างกันง่ายขึ้นมาก

เทคโนโลยี Fan-out นำเสนอแพ็คเกจที่เล็กกว่าและมี I/O มากกว่าแพ็คเกจประเภทอื่น และในปี 2016 Apple ก็เป็นดาวเด่นด้านเทคโนโลยีเมื่อ Apple สามารถใช้เทคโนโลยีแพ็คเกจของ TSMC เพื่อรวมโปรเซสเซอร์แอปพลิเคชัน 16 นาโนเมตรและ DRAM บนมือถือไว้ในแพ็คเกจเดียวสำหรับ iPhone 7.

บรรจุภัณฑ์แบบคลี่ออก

บรรจุภัณฑ์ระดับเวเฟอร์แบบกระจายออก (FOWLP)

เทคโนโลยี FOWLP เป็นการปรับปรุงบรรจุภัณฑ์ระดับเวเฟอร์ (WLP) ที่ให้การเชื่อมต่อภายนอกสำหรับชิปซิลิคอนมากขึ้นโดยเกี่ยวข้องกับการฝังชิปในวัสดุขึ้นรูปอีพอกซี จากนั้นสร้างชั้นการกระจายความหนาแน่นสูง (RDL) บนพื้นผิวเวเฟอร์ และใช้ลูกบอลประสานเพื่อสร้างเวเฟอร์ที่สร้างใหม่

FOWLP ให้การเชื่อมต่อจำนวนมากระหว่างบรรจุภัณฑ์และบอร์ดการใช้งาน และเนื่องจากวัสดุพิมพ์มีขนาดใหญ่กว่าแม่พิมพ์ ระยะห่างของแม่พิมพ์จึงผ่อนคลายมากขึ้น

ตัวอย่างของแพ็คเกจ FOWLP

บูรณาการที่แตกต่างกัน

การรวมส่วนประกอบต่างๆ ที่ผลิตแยกกันเข้ากับชุดประกอบระดับสูงกว่าสามารถเพิ่มประสิทธิภาพการทำงานและปรับปรุงลักษณะการทำงานได้ ดังนั้น ผู้ผลิตส่วนประกอบเซมิคอนดักเตอร์จึงสามารถรวมส่วนประกอบเชิงฟังก์ชันเข้ากับกระบวนการต่างๆ ไหลเข้าเป็นชุดประกอบเดียวได้

การบูรณาการแบบต่างกันจะคล้ายคลึงกับ System-in-Package (SiP) แต่แทนที่จะรวม Bare Die หลายตัวไว้บนวัสดุพิมพ์เดียว กลับเป็นการรวม IP หลายตัวในรูปแบบของ Chiplets บนวัสดุพิมพ์เดียวแนวคิดพื้นฐานของการรวมแบบต่างกันคือการรวมส่วนประกอบหลายรายการเข้ากับฟังก์ชันที่แตกต่างกันในแพ็คเกจเดียวกัน

การสร้างบล็อคทางเทคนิคบางประการในการบูรณาการแบบต่างกัน

เอชบีเอ็ม

HBM เป็นเทคโนโลยีการจัดเก็บข้อมูลแบบสแต็กมาตรฐานที่ให้ช่องแบนด์วิธสูงสำหรับข้อมูลภายในสแต็กและระหว่างหน่วยความจำและส่วนประกอบทางลอจิคัลแพ็คเกจ HBM หน่วยความจำสแต็กตายและเชื่อมต่อเข้าด้วยกันผ่าน TSV เพื่อสร้าง I/O และแบนด์วิดท์มากขึ้น

HBM เป็นมาตรฐาน JEDEC ที่ผสานรวมส่วนประกอบ DRAM หลายชั้นในแนวตั้งภายในแพ็คเกจ ร่วมกับโปรเซสเซอร์แอปพลิเคชัน, GPU และ SoCHBM ถูกนำมาใช้เป็นแพ็คเกจ 2.5D เป็นหลักสำหรับเซิร์ฟเวอร์ระดับไฮเอนด์และชิปเครือข่ายขณะนี้การเปิดตัว HBM2 กล่าวถึงข้อจำกัดด้านความจุและอัตรานาฬิกาของการเปิดตัว HBM ครั้งแรก

แพ็คเกจ HBM

ชั้นกลาง

ชั้นอินเทอร์โพเซอร์เป็นท่อร้อยสายที่สัญญาณไฟฟ้าถูกส่งผ่านจากชิปเปลือยหรือบอร์ดหลายชิปในบรรจุภัณฑ์เป็นส่วนเชื่อมต่อทางไฟฟ้าระหว่างซ็อกเก็ตหรือขั้วต่อ ทำให้สัญญาณสามารถแพร่กระจายได้ไกลออกไป และยังเชื่อมต่อกับซ็อกเก็ตอื่นๆ บนบอร์ดด้วย

ชั้นอินเทอร์โพเซอร์สามารถทำจากซิลิคอนและวัสดุอินทรีย์ และทำหน้าที่เป็นสะพานเชื่อมระหว่างแม่พิมพ์หลายแม่พิมพ์กับบอร์ดชั้นซิลิคอนอินเตอร์โพเซอร์เป็นเทคโนโลยีที่ได้รับการพิสูจน์แล้วด้วยความหนาแน่นของ I/O ระดับพิทช์สูงและความสามารถในการสร้าง TSV และมีบทบาทสำคัญในบรรจุภัณฑ์ชิป IC 2.5D และ 3D

การใช้งานทั่วไปของเลเยอร์กลางที่แบ่งพาร์ติชันระบบ

ชั้นการแจกจ่ายซ้ำ

ชั้นกระจายซ้ำประกอบด้วยการเชื่อมต่อทองแดงหรือการจัดตำแหน่งที่ช่วยให้สามารถเชื่อมต่อไฟฟ้าระหว่างส่วนต่างๆ ของบรรจุภัณฑ์ได้เป็นชั้นของวัสดุไดอิเล็กทริกที่เป็นโลหะหรือโพลีเมอร์ที่สามารถวางซ้อนกันในบรรจุภัณฑ์ด้วยดายเปลือย ซึ่งช่วยลดระยะห่าง I/O ของชิปเซ็ตขนาดใหญ่เลเยอร์การแจกจ่ายซ้ำได้กลายเป็นส่วนสำคัญของโซลูชันแพ็คเกจ 2.5D และ 3D ซึ่งช่วยให้ชิปที่อยู่บนเลเยอร์สามารถสื่อสารระหว่างกันโดยใช้เลเยอร์ตัวกลาง

แพ็คเกจรวมโดยใช้เลเยอร์การแจกจ่ายซ้ำ

ทีเอสวี

TSV เป็นเทคโนโลยีการใช้งานที่สำคัญสำหรับโซลูชันบรรจุภัณฑ์ 2.5D และ 3D และเป็นแผ่นเวเฟอร์ที่เติมทองแดงซึ่งให้การเชื่อมต่อในแนวตั้งผ่านแม่พิมพ์เวเฟอร์ซิลิคอนมันวิ่งผ่านแม่พิมพ์ทั้งหมดเพื่อสร้างการเชื่อมต่อทางไฟฟ้า ทำให้เกิดเส้นทางที่สั้นที่สุดจากด้านหนึ่งของแม่พิมพ์ไปยังอีกด้านหนึ่ง

รูทะลุหรือจุดแวะจะถูกสลักไว้ที่ระดับความลึกหนึ่งจากด้านหน้าของแผ่นเวเฟอร์ ซึ่งจากนั้นจะถูกหุ้มฉนวนและเติมโดยการสะสมวัสดุที่เป็นสื่อกระแสไฟฟ้า (โดยปกติจะเป็นทองแดง)เมื่อชิปถูกประดิษฐ์ขึ้น ชิปจะถูกทำให้บางลงจากด้านหลังของเวเฟอร์เพื่อให้เห็นจุดแวะและโลหะที่สะสมอยู่ที่ด้านหลังของเวเฟอร์เพื่อให้การเชื่อมต่อ TSV เสร็จสมบูรณ์